覆蓋膜 (Coverlay) 壓合：
如何精準控制「溢膠」這把雙面刃？

在 FPC 的製程中，如果說蝕刻是為了定義電路，那麼覆蓋膜壓合（Coverlay Lamination）就是為了給電路穿上保護衣。然而，這層保護衣穿得好不好，關鍵不在於 PI 薄膜本身，往往都出在於 PI 下的「溢膠（Glue Overflow）」控制。

一、 什麼是溢膠？為什麼它是品質殺手？

覆蓋膜（COVERLAY，以下簡稱 CVL）是由 PI 薄膜與一層半固化狀態的膠（通常是 Epoxy 或 Acrylic）組成。在壓合製程中，需透過高溫與高壓使膠層流動並填滿線路間的縫隙，這過程中也能將其中空氣排出。

溢膠對後段組裝的負面影響

膠層一旦受壓過大，就會從 CVL 的開窗邊緣溢出，覆蓋在原本該裸露的焊墊（Pad）或金手指上。 對於工程師來說，溢膠可能導致焊接面積受阻或 SMT 後的零件組裝偏移；對於採購來說，這意味著後段 SMT 的異常率可能因此上升。

二、 影響溢膠的三大變數

要精準控制溢膠，必須從生產參數、物料選擇與前端設計三方協同優化：

製程與設計的平衡點

• 壓合參數： 快壓機的升溫設定與壓力分配。壓力過大會導致噴膠，壓力不足則會產生氣泡（Void）。
• 副資材的選用： 壓合時會使用「離型紙」與「緩衝墊」。緩衝墊能均勻分散壓力，有效抑制局部溢膠。
• 預留空間設計： 在設計 CVL 開窗時，須預留「溢膠補償」設計，給予製造端合理的容錯空間。

三、 價值平衡點

材料的穩定性與設計精度決定了溢膠控制的上限。在面對高密度需求時，建議參考以下對話邏輯：

商業與技術視角的決策考量

• 採購觀點： 穩定性差的二線膠材在壓合高溫下黏度不穩定，易發生失控溢膠（噴膠）。表面上節省了初期採購成本，實則在後段 SMT 埋下了高額異常報廢的風險。
• 製程觀點： 在高密度區域，若溢膠無法避免，可考慮改用「感光覆蓋膜（PIC）」。它透過曝光顯影成像，解析度極高且無溢膠問題，儘管成本較高，卻是精密線路、零件密度集中區域的首選。

四、 控制關鍵：溢膠控制對良率的影響比對

在實務製程中，溢膠量的大小直接決定了焊墊的有效焊接面積與產品的電性可靠度：

結論：精準定義良率上限

在 FPC 製造中，覆蓋膜壓合不僅是為了「包覆」導線，阻卻氧化問題，是一場關於溫度、壓力與溢膠量的精準控制，直接體現了製造端對細節的掌握能力。對於客戶而言，在預留補償，並在製造端具備穩定壓合參數控制的合作對象，是確保後段 SMT 零缺陷、降低總體異常成本的最佳路徑。